Formal Verification Environment for Railway Signalling System Design / C. BERNARDESCHI; A. FANTECHI; S. GNESI; S. LAROSA; ET AL.. - In: FORMAL METHODS IN SYSTEM DESIGN. - ISSN 0925-9856. - STAMPA. - 12:(1998), pp. 139-161.
File in questo prodotto:
Non ci sono file associati a questo prodotto.
I documenti in FLORE sono protetti da copyright e tutti i diritti sono riservati, salvo diversa indicazione.