Formal Verification Environment for Railway Signalling System Design / C. BERNARDESCHI; A. FANTECHI; S. GNESI; S. LAROSA; ET AL.. - In: FORMAL METHODS IN SYSTEM DESIGN. - ISSN 0925-9856. - STAMPA. - 12:(1998), pp. 139-161.

Formal Verification Environment for Railway Signalling System Design

FANTECHI, ALESSANDRO;
1998

1998
12
139
161
C. BERNARDESCHI; A. FANTECHI; S. GNESI; S. LAROSA; ET AL.
File in questo prodotto:
Non ci sono file associati a questo prodotto.

I documenti in FLORE sono protetti da copyright e tutti i diritti sono riservati, salvo diversa indicazione.

Utilizza questo identificatore per citare o creare un link a questa risorsa: https://hdl.handle.net/2158/208763
Citazioni
  • ???jsp.display-item.citation.pmc??? ND
  • Scopus 53
  • ???jsp.display-item.citation.isi??? ND
social impact